Hardwarenahe Implementierung eines robusten Stromsteigungsschätzverfahrens auf einem Field Programmable Gate Array

  • Motivation

    Moderne prädiktive Regelverfahren ermöglichen eine hochdynamische Regelung hochausgenutzter elektrischer Maschinen ohne die Kenntnis der zugrundeliegenden Maschinenparameter. Dazu ist es erforderlich die takt-frequenten Stromsteigungen zu bestimmen und schaltzustandsabhängig auszuwerten. Dies kann durch den Einsatz eines hoch performanten und institutseigenen Signalverarbeitungssystems, des sogenannten ETI-SoC-Systems in Kombination mit einem digitalen Filter erfolgen. Zur Sicherstellung der effizienten und robusten Verarbeitung der überabgetasteten Sensordaten erfolgte die Entwicklung des Moving Lean Instant Slope Constant Estimators (LISC-Estimator) – eines digitalen Schätzverfahrens, welches eine sowohl rechenzeit- als auch latenzarme Möglichkeit der Bestimmung von robusten Strom- und Stromsteigungswerten ermöglicht.  

    Aufgabenstellung

    Aufbauend auf bisherigen Arbeiten am ETI soll eine hardwarenahe Umsetzung des LISC-Estimators auf dem ETI-SoC System erfolgen. Dabei soll insbesondere auf ein schlankes und modulares Design der FPGA Implementierung geachtet werden, damit durch die rechenzeiteffiziente Umsetzung ein universell einsetzbares dx/dt-Schätzverfahren für alle leistungselektronischen Anwendungen und Anforderungen, beispielsweise Condition Monitoring, ermöglicht wird. Schließlich soll die parallele Implementierung eines Prädiktionsmodells für den Systemzustand permanentmagneterregter Synchronmaschinen die effiziente Implementierung durch Messungen an einem Prüfstand aufzeigen.