Vergleich verschiedener Hardware-in-the-Loop-Modelle für ein Submodul eines Modularen Multilevel-Umrichters

  • Motivation

    Im Stromnetz nehmen Modulare Multilevel Umrichter (MMC) eine immer wichtigere Rolle ein, insbesondere für die Hochspannungs-Gleichstromübertragung (HVDC) sind MMC von eminenter Bedeutung. Der Vorteil der MMC gegenüber anderen Topologien ist ihr modulares Konzept, bestehend aus einer Vielzahl von Submodulen, die in Serie geschaltet werden. Hier bietet es sich an, neu entwickelte Regelungskonzepte für das Gesamtsystem und die Steuereinheiten der einzelnen Submodule mit Hardware- bzw. Controller-in-the-Loop-Systemen (HiL-/CiL-Systemen) zu testen. Dazu ist eine möglichst realitätsnahe Nachbildung der Submodule mit geringer Rechenzeit notwendig.

    In einer vorherigen Arbeit wurde ein Vollbrücken-Submodul mit verschiedenen Ansätzen modelliert und zum Teil auf dem institutseigenen, echtzeitfähigen Signalverarbeitungssystem mit FPGA (SoC-System) implementiert. Zum einen wurde dabei ein in [1] vorgestelltes, zeitdiskretes Schaltermodell verwendet, bei dem jeder Schalter durch einen Leitwert und eine dazu parallele, variable Stromquelle modelliert wird. Zum anderen wurde ein mathematisches Modell basierend auf den diskretisierten Differentialgleichungen einer Vollbrücke mit Kondensator aus [2] verwendet.

     

    Aufgabenstellung

    Ziel der Arbeit ist es, durch den Vergleich der beiden Modelle ein möglichst realitätsnahes HiL-Modell eines Submoduls zu erhalten, das sich ressourceneffizient und in Echtzeit auf dem FPGA des SoC-Systems berechnen lässt.

    Dazu muss die Implementierung des ersten Modells auf dem FPGA überarbeitet werden. Beide Schaltermodelle sollen um einen Durchlasswiderstand und eine Diode ergänzt werden. Zusätzlich soll die Vermessung eines realen MMC-Submoduls in verschiedenen Betriebspunkten die Parametrierung der Modelle verbessern bzw. eine Validierung ermöglichen. Abschließend erfolgt ein Vergleich der Modelle bezüglich Genauigkeit, Rechenzeit und Ressourcenverbrauch.

     

    [1] P. Pejovic und D. Maksimovic, „A method for fast time-domain simulation of networks with switches“, IEEE Trans. Power Electron., Bd. 9, Nr. 4, S. 449–456, Juli 1994, doi: 10.1109/63.318904.
    [2] L.-A. Gregoire et al., „Real-time simulation of modular multilevel converter on FPGA with sub-microsecond time-step“, in IECON 2014 - 40th Annual Conference of the IEEE Industrial Electronics Society, Dallas, TX, USA, Okt. 2014, S. 3797–3802. doi: 10.1109/IECON.2014.7049065.