M. Sc. Benedikt Schmitz-Rode

B.Sc. Tim Kappler

Motivation

Aufgrund der steigenden Durchdringung leistungselektronischer Systeme im Bereich der Industrie, der Energieübertragung und der Mobilität rückt die Zuverlässigkeit des Gesamtsystems immer mehr in den Fokus. Nicht nur in sicherheitskritischen Bereichen, wie z.B. dem elektrischen Fliegen, sondern auch in der industriellen Umgebung sollen sich entwickelnde Fehler erkannt werden, um eine vorbeugende Wartung zu ermöglichen und Standzeiten zu verhindern. Eine Erkennung der typischen Alterungseffekte und ihren Auswirkungen ist bisher größtenteils nur mit Hilfe von komplexen und zusätzlichen Messstellen zu detektieren. Am Elektrotechnischen Institut (ETI) wird an einer Alterungserkennung mit Hilfe von Methoden aus dem Bereich des maschinellen Lernens geforscht, die auf den anfallenden Messdaten des Stromrichters sowie der Regelung basiert. Um die Fehlerdetektionsmethoden in einer definierten Umgebung testen zu können, soll ein Hardware-in-the-Loop (HiL-) System zur gezielten Emulation der Halbleiteralterungseffekte aufgebaut werden.

Aufgabenstellung

In vorangegangenen Arbeiten wurde ein HiL-System auf Basis des am ETI verwendeten ETI-SoC-Systems aufgebaut und für die Emulation einer elektrischen Maschine verwendet. Die Modellierung der Halbleiter war hierbei jedoch sehr einfach gehalten. Neben dem Aufbau der Hardware wurden darüber hinaus simulative Untersuchungen zu Halbleiteralterungseffekten durchgeführt. Basierend auf den Vorarbeiten soll mit Hilfe der Simulink-VHDL-Codegenerierung das Halbleiterverhalten im FPGA des SoC-Systems implementiert werden. Dabei sollen Eingriffsmöglichkeiten geschaffen werden, um die Alterungseffekte gezielt einprägen zu können. Für die Emulation des schnellen Schaltverhaltens soll das System um eine schnelle DA-Karte ergänzt werden.  Abschließende Messungen im Gesamtverbund sollen die Arbeit abrunden.